INDEX-1
INDEX
Numerics
36-bit Page Size Extension flag, CPUID
instruction. . . . . . . . . . . . . . . . . . . .3-115
A
AAA instruction. . . . . . . . . . . . . . . . . . . . . . . . .3-17
AAD instruction . . . . . . . . . . . . . . . . . . . . . . . .3-18
AAM instruction . . . . . . . . . . . . . . . . . .3-19
,
3-681
AAS instruction. . . . . . . . . . . . . . . . . . .3-20
,
3-685
Abbreviations, opcode key. . . . . . . . . . . . . . . . A-1
Access rights, segment descriptor. . . . . . . . .3-342
ADC instruction . . . . . . . . . . . . . . . . . .3-21
,
3-367
ADD instruction . . . . . . . 3-21
,
3-23
,
3-143
,
3-367
ADDPS instruction. . . . . . . . . . . . . . . . . . . . . .3-25
Address size attribute override prefix. . . . . . . . .2-2
Address size override prefix. . . . . . . . . . . . . . . .2-2
Addressing methods
codes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . A-1
operand codes . . . . . . . . . . . . . . . . . . . . . . A-3
register codes. . . . . . . . . . . . . . . . . . . . . . . A-3
Addressing, segments . . . . . . . . . . . . . . . . . . . .1-7
ADDSS instruction. . . . . . . . . . . . . . . . . . . . . .3-27
Advanced Programmable Interrupt Controller
(see APIC)
AND instruction . . . . . . . . . . . . . . . . . .3-30
,
3-367
ANDNPS instruction. . . . . . . . . . . . . . . . . . . . .3-32
ANDPS instruction. . . . . . . . . . . . . . . . . . . . . .3-34
APIC CPUID instruction flag . . . . . . . . . . . . .3-114
Arctangent, FPU operation. . . . . . . . . . . . . . .3-221
ARPL instruction . . . . . . . . . . . . . . . . . . . . . . .3-36
B
B (default stack size) flag, segment
descriptor. . . . . . . . . . . . . .3-531
,
3-581
Base (operand addressing) . . . . . . . . . . . . . . . .2-3
BCD integers
packed . . . . . . . . . 3-143
,
3-145
,
3-169
,
3-171
unpacked3-17
,
3-18
,
3-19
,
3-20
,
3-681
,
3-685
Binary numbers . . . . . . . . . . . . . . . . . . . . . . . . .1-7
Binary-coded decimal (see BCD)
Bit order . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-5
BOUND instruction. . . . . . . . . . . . . . . . . . . . . .3-38
BOUND range exceeded exception (#BR). . . .3-38
BSF instruction. . . . . . . . . . . . . . . . . . . . . . . . .3-40
BSR instruction . . . . . . . . . . . . . . . . . . . . . . . .3-42
BSWAP instruction. . . . . . . . . . . . . . . . . . . . . .3-44
BT instruction. . . . . . . . . . . . . . . . . . . . . . . . . .3-45
BTC instruction. . . . . . . . . . . . . . . . . . .3-47
,
3-367
BTR instruction. . . . . . . . . . . . . . . . . . .3-49
,
3-367
BTS instruction. . . . . . . . . . . . . . . . . . .3-51
,
3-367
Byte order. . . . . . . . . . . . . . . . . . . . . . . . . . . . . .1-5
C
Caches, invalidating (flushing) . . . . . .3-318
,
3-708
Call gate. . . . . . . . . . . . . . . . . . . . . . . . . . . . 3-337
CALL instruction. . . . . . . . . . . . . . . . . . . . . . . 3-53
Calls (see Procedure calls)
CBW instruction . . . . . . . . . . . . . . . . . . . . . . . 3-64
CDQ instruction . . . . . . . . . . . . . . . . . . . . . . . 3-65
CF (carry) flag, EFLAGS register3-21
,
3-23
,
3-45
,
3-47
,
3-49
,
3-51
,
3-66
,
3-71
,
3-146
,
3-296
,
3-301
,
3-448
,
3-592
,
3-627
,
3-640
,
3-643
,
3-662
,
3-673
Classify floating-point value, FPU operation. 3-271
CLC instruction. . . . . . . . . . . . . . . . . . . . . . . . 3-66
CLD instruction. . . . . . . . . . . . . . . . . . . . . . . . 3-67
CLI instruction. . . . . . . . . . . . . . . . . . . . . . . . . 3-68
CLTS instruction. . . . . . . . . . . . . . . . . . . . . . . 3-70
CMC instruction . . . . . . . . . . . . . . . . . . . . . . . 3-71
CMOV flag, CPUID instruction. . . . . . . . . . . 3-115
CMOVcc instruction . . . . . . . . . . . . . . . . . . . . 3-72
CMOVcc instructions . . . . . . . . . . . . . .3-72
,
3-115
CMP instruction . . . . . . . . . . . . . . . . . . . . . . . 3-76
CMPPS instruction. . . . . . . . . . . . . . . . . . . . . 3-78
CMPS instruction . . . . . . . . . . . . . . . . .3-87
,
3-605
CMPSB instruction. . . . . . . . . . . . . . . . . . . . . 3-87
CMPSD instruction. . . . . . . . . . . . . . . . . . . . . 3-87
CMPSS instruction. . . . . . . . . . . . . . . . . . . . . 3-90
CMPSW instruction . . . . . . . . . . . . . . . . . . . . 3-87
CMPXCHG instruction . . . . . . . . . . . .3-100
,
3-367
CMPXCHG8B instruction. . . . . . . . . . . . . . . 3-102
COMISS instruction . . . . . . . . . . . . . . . . . . . 3-104
Compatibility, software. . . . . . . . . . . . . . . . . . . 1-6
Compiler functional equivalents . . . . . . . . . .1
,
C-1
Compiler intrinsics . . . . . . . . . . . . . . . . . . . .1
,
C-1
composite . . . . . . . . . . . . . . . . . . . . . . . . . C-11
simple . . . . . . . . . . . . . . . . . . . . . . . . . . . . . C-2
Condition code flags, EFLAGS register . . . . . 3-72
Condition code flags, FPU status word
flags affected by instructions. . . . . . . . . . . 3-12
setting . . . . . . . . . . . . . . . .3-265
,
3-267
,
3-271
Conditional jump. . . . . . . . . . . . . . . . . . . . . . 3-329
Conditional Move and Compare flag,
CPUID instruction. . . . . . . . . . . . . 3-115
Conforming code segment. . . . . . . . .3-337
,
3-342
Constants (floating point) loading. . . . . . . . . 3-210
Control registers, moving values to and from3-407
Cosine, FPU operation. . . . . . . . . . . .3-186
,
3-242
CPL. . . . . . . . . . . . . . . . . . . . . . . . . . . .3-68
,
3-704
CPUID instruction. . . . . . . . . . . . . . . . . . . . . 3-111
CPUID instruction flags . . . . . . . . . . . . . . . . 3-114
CR0 control register . . . . . . . . . . . . . . . . . . . 3-654
CS register . . . . . . . . . .3-53
,
3-306
,
3-321
,
3-333
,
3-402
,
3-531
CS segment override prefix . . . . . . . . . . . . . . . 2-2
